环球头条：5V转3.3V电平的19种方法技巧

技巧一：使用LDO稳压器，从5V电源向3.3V系统供电

标准三端线性稳压器的【de】压【yā】差通常是 2.9-22.0V。要把 5V 可靠【kào】地转换为 3.3V，就不【bú】能使用它们。压差为几百个毫伏【fú】的低压降【jiàng】 （Low Dropout， LDO）稳压器【qì】，是此类【lèi】应【yīng】用的理想选择【zé】。图【tú】 9-22 是基本LDO 系统的框图，标【biāo】注了相应【yīng】的电流。从图中可以看出， LDO 由四个主要部分组成：

(相关资料图)

1. 导通晶体管

2. 带隙参考源

3. 运算放大器

4. 反馈电阻分压器

在选择 LDO 时，重【chóng】要的是【shì】要【yào】知道【dào】如何区分各种【zhǒng】LDO。器件的静态电【diàn】流、封装大小和型号是重要的器件参数。根据具体【tǐ】应用来确定各【gè】种参【cān】数，将会得到最【zuì】优的设计【jì】。

LDO的静态电流【liú】IQ是【shì】器件空载工【gōng】作时器件的接地【dì】电流 IGND。IGND 是 LDO 用来进行稳压的电流。当【dāng】IOUT>>IQ 时， LDO 的效率可用输【shū】出电压【yā】除以输入电【diàn】压来近似地得到。然而，轻载时，必须将 IQ 计入效率计算【suàn】中。具有较低 IQ 的 LDO 其轻【qīng】载效【xiào】率较高。轻载【zǎi】效【xiào】率的提高对于 LDO 性【xìng】能有负【fù】面【miàn】影响。静【jìng】态【tài】电流较高的 LDO 对于线【xiàn】路【lù】和负载的突【tū】然变化【huà】有更快的响应。

技巧二：采用齐纳二极管的低成本供电系统

这里详细说明了一个采用齐纳二极管的低成本稳压器方案。

可【kě】以用齐纳二极【jí】管和【hé】电阻做成简单【dān】的低【dī】成本 3.3V稳压【yā】器，如【rú】图 9-22 所示。在很【hěn】多【duō】应用中，该电路可以替代【dài】 LDO 稳压器并具成本效益。但是，这种稳压器对【duì】负载敏【mǐn】感【gǎn】的程度要【yào】高于 LDO 稳压【yā】器。另【lìng】外，它的能效【xiào】较低，因【yīn】为 R1 和 D1 始【shǐ】终有功耗。R1 限制流入D1 和 PICmicro MCU的电流，从【cóng】而使【shǐ】VDD 保持在允许范围内。由于【yú】流经齐纳二极【jí】管的电流变化时，二极管的反【fǎn】向电【diàn】压【yā】也将发生改变，所以需要仔细考虑 R1 的值【zhí】。

R1 的选择依据是：在最大负载时——通常是在PICmicro MCU 运行且驱动【dòng】其输出为高电平【píng】时——R1上的电压降【jiàng】要足【zú】够低从【cóng】而使PICmicro MCU有足以维【wéi】持工【gōng】作所需【xū】的【de】电压。同【tóng】时【shí】，在最小负载时——通常是 PICmicro MCU 复位时——VDD 不超【chāo】过齐纳二极【jí】管的额定功率【lǜ】，也不超过 PICmicro MCU的最大 VDD。

技巧三：采用3个整流二极管的更低成本供电系统

图 9-22 详细说明了一个采用 3 个【gè】整流二极【jí】管【guǎn】的【de】更低成本稳压器方【fāng】案。

我们【men】也可以把几个常规开关二极管串联起来【lái】，用其正【zhèng】向压降来降低【dī】进入的 PICmicro MCU 的电【diàn】压【yā】。这【zhè】甚至比【bǐ】齐纳二极【jí】管稳压器的成本还要【yào】低。这种设计的【de】电流消【xiāo】耗通【tōng】常要比使用齐【qí】纳二极管的电路低。

所【suǒ】需【xū】二极管的数量根据【jù】所【suǒ】选【xuǎn】用二极【jí】管的正向电压而【ér】变【biàn】化。二极管 D1-D3 的【de】电压降是流【liú】经这些二极管的电流的函【hán】数。连接 R1 是为了避免在负载【zǎi】最小时——通常是【shì】 PICmicro MCU 处【chù】于复位或休眠状【zhuàng】态时——PICmicro MCU VDD 引脚上的【de】电【diàn】压超【chāo】过PICmicro MCU 的最大 VDD 值【zhí】。根据其【qí】他连接至VDD 的电路【lù】，可以提高R1 的阻值，甚至也【yě】可能完全不需要 R1。二极管 D1-D3 的选【xuǎn】择依据【jù】是【shì】：在最大负载时——通常是 PICmicro MCU 运行且【qiě】驱动其输出【chū】为高【gāo】电平【píng】时——D1-D3 上的电压降要足够低从而能够满足 PICmicro MCU 的最低【dī】 VDD 要求【qiú】。

技巧四：使用开关稳压器，从5V电源向3.3V系统供电

如图 9-22 所示，降压开【kāi】关【guān】稳压器【qì】是一种基于【yú】电感的转换器【qì】，用来把输入【rù】电【diàn】压源降低至幅值较【jiào】低的输【shū】出电【diàn】压。输出稳压是通过控【kòng】制 MOSFETQ1 的导通（ON）时间来实现的。由于【yú】 MOSFET 要么处【chù】于低阻【zǔ】状态，要么处于高阻状【zhuàng】态（分别为 ON 和OFF），因此高【gāo】输【shū】入源电压能【néng】够高【gāo】效率地【dì】转换成【chéng】较低的【de】输出电压。

当 Q1 在这两种状态期【qī】间时，通过平【píng】衡【héng】电感的电压- 时间，可以【yǐ】建立输入和【hé】输出电【diàn】压之间的关系【xì】。

对于 MOSFET Q1，有下式：

在【zài】选择电感【gǎn】的值时，使电感的最大峰 - 峰纹波电流等于最大【dà】负【fù】载【zǎi】电流的百【bǎi】分【fèn】之十的电感【gǎn】值，是个很好的初始选择。

在选择输出电容值时，好的初值是：使 LC 滤波器特性阻抗【kàng】等【děng】于负载电阻。这样在满【mǎn】载工【gōng】作期间如果突然卸掉负载【zǎi】，电压过冲能处于可接受范围【wéi】之【zhī】内。

在选【xuǎn】择【zé】二极管 D1 时，应选择额定电流足够大【dà】的【de】元件，使【shǐ】之【zhī】能够承受脉冲周期 （IL）放电期【qī】间的电感电【diàn】流。

数字连接

在【zài】连接两个工【gōng】作【zuò】电压不同的【de】器件【jiàn】时，必【bì】须要【yào】知【zhī】道其各自的输出、输入阈值。知道阈值之后【hòu】，可根据应用的其他需求【qiú】选择【zé】器件的连接方法。表 9-22 是本文【wén】档所【suǒ】使【shǐ】用的输出【chū】、输入阈值。在设计连接时【shí】，请务必【bì】参考制造商的数据手册以获【huò】得实际的阈值电平。

技巧五：3.3V →5V直接连接

将【jiāng】 3.3V 输【shū】出连接到 5V 输入最【zuì】简单【dān】、最理想的方【fāng】法是直接连接。直【zhí】接连接需要满足以下 2 点【diǎn】要求：

• 3.3V输出的 VOH 大于 5V 输入的 VIH

• 3.3V输出的 VOL 小于 5V 输入的 VIL

能够【gòu】使用这【zhè】种方法的【de】例子之一是将 3.3V LVCMOS输出连接到 5V TTL 输入。从表 9-22 中所【suǒ】给出【chū】的【de】值可以清【qīng】楚地看到上述要求均【jun1】满足。

3.3V LVCMOS 的 VOH （3.0V）大于 5V TTL 的VIH （2.0V）且【qiě】 3.3V LVCMOS 的 VOL （0.5V）小于【yú】 5V TTL 的VIL （0.8V）。

如果这两个要求得不到满足，连接两【liǎng】个部分时就需要额外的电路。可能【néng】的解决【jué】方【fāng】案请参阅技【jì】巧 6、7、 8 和【hé】 13。

技巧六：3.3V→5V使用MOSFET转换器

如【rú】果 5V 输【shū】入的 VIH 比 3.3V CMOS 器【qì】件的 VOH 要高，则驱【qū】动【dòng】任何这样的 5V 输【shū】入就需要额外的电路【lù】。图 9-22 所示为低成本的【de】双元件【jiàn】解决方案。

在选【xuǎn】择【zé】 R1 的阻【zǔ】值时，需【xū】要考虑两个参【cān】数，即：输入【rù】的开关速度和【hé】 R1 上【shàng】的电【diàn】流消耗。当把输【shū】入从 0切换到【dào】 1 时，需要计入因【yīn】 R1 形成的 RC 时间【jiān】常数而导【dǎo】致的输入上【shàng】升时间、 5V 输入的输入容抗以【yǐ】及电路板上任何的【de】杂散电容。输【shū】入开关速度可通过下【xià】式计算：

由于输入容抗【kàng】和【hé】电路板【bǎn】上的【de】杂散电容是固定的，提高输入开关速度的惟一途径是降低 R1 的阻值。而降低 R1 阻值以获取更短的【de】开关时【shí】间【jiān】，却是以【yǐ】增大【dà】5V 输入【rù】为低电平时的【de】电流消耗为代价的。通常，切换到 0 要比【bǐ】切【qiē】换【huàn】到 1 的速【sù】度快得多，因为 N 沟道 MOSFET 的导通电阻要远小于 R1。另外，在【zài】选择【zé】 N 沟道 FET 时，所选 FET 的 VGS 应【yīng】低【dī】于3.3V 输【shū】出的 VOH。

技巧七：3.3V→5V使用二极管补偿

表 9-22 列出了 5V CMOS 的输入电【diàn】压阈【yù】值、 3.3VLVTTL 和 LVCMOS 的输【shū】出驱动电压。

从上表看出， 5V CMOS 输入的高、低输【shū】入【rù】电压阈值均【jun1】比 3.3V 输出【chū】的阈值高约一伏。因【yīn】此，即使来自 3.3V 系统【tǒng】的输出能够被补偿，留给噪声或元件容【róng】差的余地也【yě】很小或者没有。我【wǒ】们需要的是能够【gòu】补【bǔ】偿【cháng】输出【chū】并加大【dà】高低输出电压【yā】差的电路。

输【shū】出电压规范确【què】定后，就已经假定：高输出驱【qū】动的是输出【chū】和地之间的负载【zǎi】，而低输出驱动的是 3.3V和输出【chū】之间的负载。如果高电压阈值的负【fù】载实际上是【shì】在输出【chū】和 3.3V 之间的话，那【nà】么【me】输出【chū】电压实际上要【yào】高【gāo】得多，因为拉高输出【chū】的机制【zhì】是【shì】负【fù】载电阻，而不是【shì】输出三极管。

如果【guǒ】我们设计一个二极管补偿电路 （见图 9-22），二【èr】极管 D1 的正向电【diàn】压 （典型值 0.7V）将【jiāng】会【huì】使输【shū】出低电【diàn】压上升【shēng】，在 5V CMOS 输入得【dé】到 1.1V 至1.2V 的低电压。它安全地【dì】处于 5V CMOS 输入的低输入电压【yā】阈值【zhí】之下。输出高电【diàn】压由上拉电【diàn】阻和连至3.3V 电源的二极管 D2 确定。这使得输【shū】出【chū】高电压大约比 3.3V 电源高 0.7V，也就是 4.0 到 4.1V，很安全地在 5V CMOS 输【shū】入阈值 （3.5V）之上【shàng】。

注：为了【le】使电路工【gōng】作正常，上拉【lā】电阻必须显著小于【yú】 5V CMOS 输入的输入电阻，从而【ér】避免由于输入端电阻分压【yā】器效应而导【dǎo】致的输出电压下降。上【shàng】拉【lā】电阻还必【bì】须【xū】足够【gòu】大，从而确保加载在【zài】 3.3V 输出上的电流在器【qì】件规范【fàn】之内。

技巧八：3.3V→5V使用电压比较器

比较器的基本工作如下：

• 反相 （-）输入电压大【dà】于同相 （+）输入电压时，比【bǐ】较器输出切换到 Vss。

• 同【tóng】相 （+）输入端电压大于【yú】反相 （-）输入【rù】电压【yā】时，比【bǐ】较器输出为高电平【píng】。

为了保持 3.3V 输【shū】出【chū】的极性， 3.3V 输出必【bì】须连接【jiē】到比较器的同相输入端。比较器的反【fǎn】相输入【rù】连接到由 R1 和【hé】 R2 确【què】定的参考【kǎo】电压处，如图【tú】 9-22 所示。

计算 R1 和 R2

R1 和 R2 之比取决于输入信号的【de】逻辑【jí】电平。对于3.3V 输出【chū】，反相电【diàn】压【yā】应该置于VOL 与VOH之间的中点电压。对【duì】于 LVCMOS 输【shū】出，中点电压为：

如果 R1 和 R2 的逻辑电平关系如下，

若 R2 取值为 1K，则 R1 为 1.8K。

经【jīng】过【guò】适当连接【jiē】后的运算放大【dà】器可【kě】以用作比较器，以将 3.3V 输【shū】入【rù】信号转换为 5V 输出【chū】信号。这【zhè】是【shì】利用了比较器【qì】的【de】特性，即【jí】：根【gēn】据 “反相【xiàng】”输入与 “同相”输【shū】入之间的压差幅值，比较器迫使【shǐ】输出为【wéi】高（VDD）或低 （Vss）电平。

注：要【yào】使运【yùn】算放大器在 5V 供电下正常工作，输出【chū】必须具有【yǒu】轨到轨驱动【dòng】能力。

技巧九：5V→3.3V直接连接

通常【cháng】 5V 输【shū】出的 VOH 为 4.7 伏， VOL 为 0.4 伏；而通常 3.3V LVCMOS 输入的 VIH 为 0.7 x VDD， VIL为 0.2 x VDD。

当 5V 输出驱动为低时，不会有【yǒu】问题，因【yīn】为 0.4 伏的输【shū】出小于 0.8 伏的输入【rù】阈值。当 5V 输【shū】出为高时， 4.7 伏的 VOH 大【dà】于 2.1 伏 VIH，所【suǒ】以，我们可【kě】以直接【jiē】把两个引脚【jiǎo】相【xiàng】连，不会有冲突【tū】，前【qián】提是3.3V CMOS 输【shū】出能够耐受【shòu】 5 伏电压。

如果 3.3V CMOS 输入不能耐受 5 伏【fú】电压，则将出【chū】现问题，因为超【chāo】出了输入的最大电压规【guī】范。可【kě】能的解【jiě】决方案请参见技【jì】巧【qiǎo】 9-22。

技巧十：5V→3.3V使用二极管钳位

很多厂商都使用钳【qián】位二极管来保护器件的 I/O 引【yǐn】脚【jiǎo】，防【fáng】止引脚上【shàng】的【de】电【diàn】压超过最大允许电压规【guī】范。钳位【wèi】二极【jí】管【guǎn】使【shǐ】引脚【jiǎo】上的电压不会低于 Vss 超过一个二极【jí】管压【yā】降【jiàng】，也不会高于 VDD 超过一【yī】个二【èr】极管压降。要使用钳位二极【jí】管来保【bǎo】护【hù】输入，仍然要关注流经钳【qián】位二极管【guǎn】的电流【liú】。流经钳位二极管【guǎn】的电流应该始终比较小 （在微安数量级上）。如果流经钳位二【èr】极管的电【diàn】流过大，就存在部件闭锁的危【wēi】险。由于【yú】5V 输出的源电阻通常【cháng】在 10Ω 左右，因此仍需【xū】串【chuàn】联一【yī】个电阻，限制流经钳位【wèi】二极管【guǎn】的电流，如图 9-22所示。使用串联电阻的后果是降低了【le】输入开关【guān】的【de】速度【dù】，因为引脚【jiǎo】 （CL）上构成了 RC 时间常数【shù】。

如果没有【yǒu】钳位二极管，可以在电流中添加一【yī】个【gè】外部二极管，如【rú】图【tú】 9-22 所示。

技巧十一：5V→3.3V有源钳位

使用【yòng】二极管钳位有一个问题【tí】，即【jí】它将向 3.3V 电源注入电流。在具【jù】有高【gāo】电流 5V 输出且轻载 3.3V 电源轨的【de】设计中，这种电【diàn】流注入【rù】可能会使 3.3V 电源电压超过 3.3V。为了避【bì】免这个问题【tí】，可以用一个三【sān】极管来替代，三【sān】极管使过【guò】量【liàng】的输出驱动电【diàn】流流向地，而不是 3.3V 电源。设计【jì】的【de】电路如图 9-22 所示【shì】。

Q1的【de】基【jī】极-发射【shè】极结所【suǒ】起的作用与二【èr】极管钳【qián】位电路中的二【èr】极管相同。区别在于，发射极【jí】电流只【zhī】有百分【fèn】之几【jǐ】流出基极进入 3.3V 轨，绝大部分电流都流向集电极，再从集电极无【wú】害地流【liú】入地。基【jī】极电流与集电【diàn】极电流【liú】之比，由晶体管【guǎn】的电流增益决定，通常为【wéi】10-400，取决【jué】于所使用的晶体【tǐ】管。

技巧十二：5V→3.3V电阻分压器

可以使【shǐ】用简单的电阻分压器【qì】将 5V 器件【jiàn】的输【shū】出降低到适【shì】用于 3.3V 器件输入的电【diàn】平。这种接【jiē】口的等效【xiào】电【diàn】路如图 9-22 所示。

通常，源电阻 RS非常【cháng】小 （小于【yú】 10Ω），如果【guǒ】选择的 R1 远大于 RS 的话，那么可以忽略【luè】 RS 对 R1 的影响。在接收端，负载电阻 RL 非常大 （大于【yú】500 kΩ），如果选择的R2远小【xiǎo】于【yú】RL的话，那么可【kě】以忽略 RL 对 R2 的影【yǐng】响。

在【zài】功耗和瞬态时间之间存在取舍权衡【héng】。为【wéi】了使接口电流的功耗需【xū】求最小，串联【lián】电阻 R1 和 R2 应尽可能大。但是，负载电【diàn】容【róng】 （由杂【zá】散电容 CS 和 3.3V 器件的输入电容 CL 合成）可能会对输入【rù】信号【hào】的上【shàng】升和下降【jiàng】时间产生【shēng】不利影响。如【rú】果 R1 和 R2 过大，上升和下降时【shí】间可能会过长而无法接受。

如果忽略【luè】 RS 和 RL 的影响【xiǎng】，则确定 R1 和 R2 的【de】式子由下面的公式【shì】 9-22 给出。

公式 9-22 给出了确定上升和下降时间的公式。为便于电路分析，使用戴维宁等【děng】效计算来确定【dìng】外【wài】加电压 VA 和串联电阻 R。戴维宁【níng】等效计算定义【yì】为开路电压【yā】除以短【duǎn】路电【diàn】流。根据【jù】公式 9-22 所施加的限制，对于图 9-22 所示电路，确【què】定的戴维宁等效【xiào】电阻 R 应为 0.66*R1，戴维宁等【děng】效电【diàn】压 VA 应为0.66*VS。

例如，假设有下列条件存在：

• 杂散电容 = 30 pF

• 负载电容 = 5 pF

• 从 0.3V 至 3V 的最大上升时间 ≤ 1 μs

• 外加源电压 Vs = 5V

确定最大电阻的计算如公式 9-22 所示。

技巧十三：3.3V→5V电平转换器

尽管【guǎn】电平【píng】转换可以分立地进行【háng】，但通常使用集成解决方案较【jiào】受【shòu】欢迎。电平转【zhuǎn】换器的使用范围【wéi】比较广泛：有单向和【hé】双向【xiàng】配置、不同的电压转换和【hé】不同的速度，供【gòng】用【yòng】户选择最佳的【de】解【jiě】决方案。

器件之间的【de】板【bǎn】级通讯 （例如， MCU 至外设）通【tōng】过【guò】 SPI 或 I2C来进行【háng】，这是最常见的。对于SPI，使用单向【xiàng】电平转换器比较合适【shì】；对于【yú】 I2C，就需【xū】要使【shǐ】用双【shuāng】向解决方案。下面的图 9-22 显【xiǎn】示了这两种解决方【fāng】案。

模拟

3.3V 至 5V 接口的最后一项【xiàng】挑战是如何转换模拟【nǐ】信号，使【shǐ】之跨越电【diàn】源障【zhàng】碍【ài】。低电【diàn】平信【xìn】号可能不需要外【wài】部电路，但在 3.3V 与【yǔ】 5V 之间传送【sòng】信号的【de】系统则会受到电源变化的影响。例如，在 3.3V 系统【tǒng】中，ADC转换1V峰值的模拟信号，其分辨率要比5V系统中 ADC 转换的高，这【zhè】是因为【wéi】在 3.3V ADC 中【zhōng】，ADC 量程中更多的部分用于转换。但另一方面，3.3V 系【xì】统中【zhōng】相对【duì】较高的信号幅值，与系统【tǒng】较低的共模电压限制可能会发生冲突。

因此，为了【le】补偿上【shàng】述差异，可【kě】能需要某种接口【kǒu】电路。本节【jiē】将讨论接口电路【lù】，以帮助【zhù】缓和【hé】信【xìn】号在不同电源之间转【zhuǎn】换的问题。

技巧十四：3.3V→5V模拟增益模块

从 3.3V 电【diàn】源连接至【zhì】 5V 时【shí】，需要提升模拟电压。33 kΩ 和 17 kΩ 电阻设定了运放的增益，从【cóng】而在【zài】两端均【jun1】使用满量程。11 kΩ 电阻【zǔ】限【xiàn】制【zhì】了流回 3.3V 电路的电流【liú】。

技巧十五：3.3V→5V模拟补偿模块

该模【mó】块用【yòng】于补【bǔ】偿 3.3V 转【zhuǎn】换到 5V 的模拟电【diàn】压。下面是将 3.3V 电源供电的模拟电压转换为由 5V电源供电。右【yòu】上方的【de】 147 kΩ、 30.1 kΩ 电阻【zǔ】以及+5V 电【diàn】源，等效于串联了 25 kΩ 电阻的 0.85V 电【diàn】压源。这个等【děng】效的 25 kΩ 电阻、三个 25 kΩ 电阻以及运放构【gòu】成了增益为 1 V/V 的【de】差动放大器。0.85V等【děng】效电压源将出现在【zài】输入端的任何信号向上【shàng】平移【yí】相同的幅度；以【yǐ】 3.3V/2 = 1.65V 为中【zhōng】心的信【xìn】号【hào】将同时以 5.0V/2 = 2.50V 为中心。左上方的电阻【zǔ】限制了来自【zì】 5V 电路的电流。

技巧十六：5V→3.3V有源模拟衰减器

此技巧使用【yòng】运算放大器衰【shuāi】减从【cóng】 5V 至 3.3V 系统的信号幅值【zhí】。

要将 5V 模拟【nǐ】信号转换为 3.3V 模拟信号，最简【jiǎn】单的方法是【shì】使【shǐ】用 R1:R2 比值为 1.7:3.3 的电阻分压器。然【rán】而，这种【zhǒng】方法存【cún】在【zài】一些问【wèn】题。

1）衰减器可能会接至容性负载，构成不期望得到的低通滤波器。

2）衰减器电路可能需要从高阻抗源驱动低阻抗负载。

无论是哪种情形，都需要运算放大器用以缓冲信号。

所需的运放电路是单位增益跟随器 （见图 9-22）。

电路输出电压与加在输入的电压相同。

为了把 5V 信号转换为【wéi】较低的 3V 信号【hào】，我们【men】只要【yào】加上电【diàn】阻衰【shuāi】减器即可。

如果电阻【zǔ】分压器位于单【dān】位增益跟【gēn】随器之前【qián】，那么将为 3.3V 电路提供最低的阻抗。此外，运【yùn】放【fàng】可以从3.3V 供电【diàn】，这【zhè】将节省一些功【gōng】耗【hào】。如果选【xuǎn】择【zé】的 X 非常大【dà】的【de】话， 5V 侧的功耗可以最大限度地减小。

如果衰【shuāi】减器位于【yú】单位增益跟【gēn】随器之后【hòu】，那么对 5V源而言就【jiù】有【yǒu】最【zuì】高的阻抗。运【yùn】放【fàng】必【bì】须从 5V 供电，3V 侧的阻抗将取决于 R1||R2 的值。

技巧十七：5V→3.3V模拟限幅器

在将 5V 信号传送给 3.3V 系统时，有时可以将衰减用作增【zēng】益。如果【guǒ】期望的信号小【xiǎo】于 5V，那【nà】么【me】把信号【hào】直接送入 3.3V ADC 将产生较大的转换值。当【dāng】信【xìn】号接近 5V 时就【jiù】会出【chū】现危险。所以【yǐ】，需要控制电压越限的方【fāng】法【fǎ】，同时不影响正常范围中的电压【yā】。这里【lǐ】将【jiāng】讨论【lùn】三种实【shí】现方法。

1. 使用二极管，钳位过电压至 3.3V 供电系统。

2. 使用齐纳二极管，把电压钳位至任何期望的电压限。

3. 使用带二极管的运算放大器，进行精确钳位。

进行过【guò】电压【yā】钳【qián】位的最简单的方【fāng】法【fǎ】，与将 5V 数字【zì】信号连接【jiē】至 3.3V 数字信【xìn】号的简单方法完【wán】全相同【tóng】。使用电【diàn】阻和二极管，使过【guò】量电流流入【rù】 3.3V 电源。选【xuǎn】用的电阻值必【bì】须能够【gòu】保护二极管【guǎn】和 3.3V 电源【yuán】，同时【shí】还不会对模拟性【xìng】能【néng】造成负面影响。如【rú】果 3.3V 电源的阻抗太低，那么这种类【lèi】型的钳【qián】位可能致使3.3V 电源【yuán】电压上升。即【jí】使 3.3V 电源有【yǒu】很好的低阻抗，当【dāng】二极管导通时，以及在频率足够高的情况下，当二极管没有【yǒu】导通【tōng】时 （由于有跨越【yuè】二极管的寄生【shēng】电容），此类钳位都将使【shǐ】输入信号向 3.3V 电源施加噪声。

为了防止输入信【xìn】号对【duì】电源造成影响，或者为了使输入【rù】应对较大的瞬态电流时更【gèng】为从容，对前【qián】述方法稍加变化，改【gǎi】用齐纳【nà】二极管。齐纳【nà】二极管的速度【dù】通常【cháng】要比第【dì】一个电路中所使用【yòng】的快速信号二极管【guǎn】慢。不过，齐【qí】纳钳【qián】位一【yī】般来说更为结【jié】实，钳位时不依赖于电源的特【tè】性参【cān】数。钳位的大小取决于【yú】流经【jīng】二极【jí】管【guǎn】的电【diàn】流【liú】。这由 R1 的值决定。如果 VIN 源的【de】输出阻抗足够【gòu】大【dà】的话，也可不【bú】需要 R1。

如【rú】果需要不【bú】依赖于电源的【de】更为精【jīng】确的【de】过电压钳【qián】位，可以使用运【yùn】放来得到精密二极管。电【diàn】路如图【tú】 9-22所示。运放补偿【cháng】了二极管的正向压降【jiàng】，使得电压正好被钳【qián】位在【zài】运放的同【tóng】相【xiàng】输入端电源电压上。如果运【yùn】放是轨到轨【guǐ】的【de】话，可以用 3.3V 供电。

由于钳位是通过运放来进行的，不会影响到电源。

运放不能改善低电压电路中【zhōng】出【chū】现的阻抗，阻【zǔ】抗【kàng】仍为R1 加上源电路阻【zǔ】抗。

技巧十八：驱动双极型晶体管

在驱动双极【jí】型晶体管时【shí】，基极 “驱动”电流和正向电流增益 （Β/hFE）将决定晶体管将【jiāng】吸【xī】纳多【duō】少电流。如【rú】果晶体【tǐ】管被单片机I/O 端口驱动，使【shǐ】用端【duān】口电【diàn】压和端口电流上限【xiàn】 （典型值 20 mA）来计算【suàn】基极驱动电流。如果使用的是 3.3V 技【jì】术，应改用阻值较小的基极电流限流电阻，以确保有【yǒu】足够的基极驱【qū】动【dòng】电流使【shǐ】晶体【tǐ】管饱和。

RBASE的值【zhí】取【qǔ】决【jué】于单片机电源电压。公式9-22 说【shuō】明了如何计算 RBASE。

如果将双极型晶体管用作【zuò】开关，开启或关闭【bì】由单【dān】片机【jī】 I/O 端口引脚控制的【de】负载，应使用【yòng】最小的 hFE规【guī】范和裕度，以确【què】保器件完全饱和【hé】。

3V 技术示例：

对于【yú】这两个示例，提高基极电流留出裕度是不错的做法。将 1 mA 的基【jī】极电流驱动至【zhì】 2 mA 能确保【bǎo】饱【bǎo】和，但代价是【shì】提高了【le】输入功【gōng】耗。

技巧十九：驱动N沟道MOSFET晶体管

在选择与【yǔ】 3.3V 单片机【jī】配合【hé】使用的外【wài】部 N 沟道MOSFET 时，一定要小【xiǎo】心。MOSFET 栅极阈值电压表明了【le】器件完全饱【bǎo】和【hé】的能力。对于 3.3V 应用，所【suǒ】选 MOSFET 的额定【dìng】导通【tōng】电阻应【yīng】针【zhēn】对 3V 或更小的栅极驱动电【diàn】压。例如【rú】，对于具有【yǒu】 3.3V 驱动的100 mA负载，额定漏极电【diàn】流为250 μA的FET在【zài】栅【shān】极 - 源极施加 1V 电压时，不一【yī】定能提供满意的结【jié】果。在从 5V 转换【huàn】到【dào】 3V 技【jì】术时，应【yīng】仔【zǎi】细检查栅极- 源【yuán】极阈值和【hé】导通电阻特性参数，如图 9-22 所示。稍微减少栅极驱动【dòng】电压，可以显著减小漏电【diàn】流【liú】。

对【duì】于 MOSFET，低阈值器件较为常见【jiàn】，其【qí】漏－源电【diàn】压额定值【zhí】低于 30V。漏－源额定电压大【dà】于 30V的 MOSFET，通常具有更高【gāo】的阈【yù】值电压 （VT）。

如表 9-22 所【suǒ】示【shì】，此 30V N 沟道 MOSFET 开关的【de】阈值电【diàn】压是 0.6V。栅极施加 2.8V 的【de】电压时，此MOSFET 的额【é】定电阻是【shì】 35 mΩ，因此【cǐ】，它非【fēi】常适用于 3.3V 应用。

对于 IRF7201 数据【jù】手【shǒu】册中的规范，栅极阈值电压最小值规定【dìng】为 1.0V。这并【bìng】不意味着【zhe】器件可【kě】以用来在1.0V 栅 - 源电压时【shí】开关电流，因为对于低于 4.5V 的VGS （th），没有说【shuō】明规范【fàn】。对【duì】于需【xū】要低开关电阻的 3.3V 驱动的应用【yòng】，不建【jiàn】议使用 IRF7201，但它可【kě】以用于【yú】 5V 驱动应用。

审核编辑：汤梓红